Aula 5.10 - código de um flipflop D mais simulação
![](https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEgmI65og5X32bSLCmBz3uJnZlmDvzOFWZWoZzyvUhh2rtp8Hr_kolKy02pOjxpkThrz8uHaTu3skUdeDJlkFEKkC2a9EabpwPzbwJ-hm-po0QIaNeNvYm5CJw3k4SbN03V-d2h1dxrW2tz4/s640/ltcode.jpg)
Na primeira aula dessa série de aulas você aprendeu toda a base para compreender códigos em Verilog HDL e rodar os códigos, se ainda não leu clique aqui e confira.
Confira abaixo o código em verilog de um flip flop do tipo D.
module flipflopd(clock,d,q);
input d, clock;
output reg q;
always@(posedge clock)
begin
q = d;
end
endmodule
Confira abaixo o resultado da simulação, clique sobre a imagem para ampliar.
Próxima aula, clique aqui.
COMENTÁRIOS